

PAT-NO: JP406102536A ✓
DOCUMENT-IDENTIFIER: JP 06102536 A
TITLE: THIN FILM TRANSISTOR ARRAY
PUBN-DATE: April 15, 1994

INVENTOR-INFORMATION:

NAME

MATSUMOTO, SHINZO
MATSUNAGA, KUNIYUKI
KUMAOKA, SHUNICHI
SATO, YUKIHIRO
OWADA, JUNICHI
KONDO, HIRONORI
TSUKII, NORIO

ASSIGNEE-INFORMATION:

NAME

HITACHI LTD

COUNTRY

N/A

APPL-NO: JP04252516

APPL-DATE: September 22, 1992

INT-CL (IPC): G02F001/136, H01L029/784

US-CL-CURRENT: 349/42

ABSTRACT:

PURPOSE: To remedy a line defect due to a short circuit between a data line and a gate line to prevent a spot defect, and to disable the line defect to be remedied owing to the irradiation of a semiconductor layer for intersection insulation with light, and also to adapt the thin film transistor array to a monochromatic display device by maintaining a high opening rate and approximating a pixel shape to a square.

CONSTITUTION: Branch paths DL1 and DL2 which branch a data line DL at the part of intersection with a gate line GL and are connected in parallel are provided. An electric conductor DL3 to a drain electrode SD2 is branched from the common bus part of the data line DL. Semiconductor layers AS1 and AS2

inserted into the intersection of the data line DL and gate line GL are separated by branch paths DL1 and DL2. The branch paths DL1 and DL2, thin film transistors TFT1 and TFT2, and a holding capacitor Cadd are arranged in a straight line.

COPYRIGHT: (C)1994, JPO&Japio

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-102536

(43)公開日 平成6年(1994)4月15日

(51)Int.Cl.⁵

G 0 2 F 1/136

H 0 1 L 29/784

識別記号

5 0 0

庁内整理番号

9018-2K

9056-4M

F I

H 0 1 L 29/ 78

技術表示箇所

3 1 1 A

審査請求 未請求 請求項の数5(全 18 頁)

(21)出願番号

特願平4-252516

(22)出願日

平成4年(1992)9月22日

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 松本 信三

千葉県茂原市早野3300番地 株式会社日立
製作所茂原工場内

(72)発明者 松永 邦之

千葉県茂原市早野3300番地 株式会社日立
製作所茂原工場内

(72)発明者 熊岡 俊一

千葉県茂原市早野3300番地 株式会社日立
製作所茂原工場内

(74)代理人 弁理士 小川 勝男

最終頁に続く


(54)【発明の名称】 薄膜トランジスタアレイ

(57)【要約】

【目的】データラインDLとゲート線GLとの短絡による線欠陥を救済し、その救済による点欠陥を未然に防止する。交差部絶縁用の半導体層に光が当たって線欠陥救済ができなくなることを防止する。開口率を高く維持し、画素形状を正方形に近付けモノクロ表示デバイスに適合させる。

【構成】データラインDLをゲートラインGLとの交差部で枝別れさせ並列に接続される分岐バスDL1、DL2を設ける。ドレイン電極SD2への配線DL3はデータラインDLの共通バス部分から分岐させる。データラインDLとゲート線GLとの交差部に挿入する半導体層AS1、AS2は分岐バスDL1、DL2毎に分離する。分岐バスDL1、DL2、薄膜トランジスタTFT1、TFT2及び保持容量Ca ddは一直線状に配置する。

図1



【特許請求の範囲】

【請求項1】各々が半導体層から成る第一群の島と、ソース、ドレイン及びゲートを有す複数の薄膜トランジスタと、上記複数のドレインを電気的に接続する複数のドレイン線と、上記複数のゲートを電気的に接続し、上記複数のドレイン線と絶縁層を介してほぼ直交する複数のゲート線とを具備して成り、上記ドレイン線及びゲート線の一方を複数のバスに並列に分岐させて他方と交差させ、上記バスの各々と上記他方との間に、上記半導体層から成りそれぞれが分離された複数の第二群の島を挿入して成ることを特徴とする薄膜トランジスタアレイ。

【請求項2】各々がソース電極、ドレイン電極及びゲート電極を有する複数の薄膜トランジスタと、上記複数のドレインを電気的に接続する複数のドレイン線と、上記複数のゲートを電気的に接続し、上記複数のドレイン線と絶縁層を介してほぼ直交する複数のゲート線とを具備して成り、上記ドレイン線は共通のバス部分と、上記ゲート線との交差部で並列に枝分かれする第一及び第二の分岐部分と、上記バス部分から枝分かれし上記ドレイン電極に接続される第三の分岐部分とを有し、上記第一、第二及び第三の分岐部分は共に並行の関係に有る箇所を有することを特徴とする薄膜トランジスタアレイ。

【請求項3】上記並行の関係に有る箇所は一直線状に位置することを特徴とする請求項2記載の薄膜トランジスタアレイ。

【請求項4】上記ゲート線は上記ゲート電極及びコンデンサの電極をも兼ねており、上記ゲート線の走る方向で隣合う画素の上記交差部を結ぶ直線上には上記トランジスタの半導体層と上記コンデンサが配置されていることを特徴とする請求項2記載の薄膜トランジスタアレイ。

【請求項5】各々がソース電極、ドレイン電極及びゲート電極を有する複数の薄膜トランジスタと、上記複数のドレインを電気的に接続する複数のドレイン線と、上記複数のゲートを電気的に接続し、上記複数のドレイン線と絶縁層を介してほぼ直交する複数のゲート線とを具備して成り、上記ゲート線は共通のバス部分と、上記ドレイン線との交差部で並列に枝分かれする第一及び第二の分岐部分と、上記バス部分から枝分かれし上記ゲート電極に接続される第三の分岐部分とを有し、上記第一、第二及び第三の分岐部分は共に並行の関係に有る箇所を有することを特徴とする薄膜トランジスタアレイ。

【発明の詳細な説明】

【0001】

【産業上の利用分野】本発明は、薄膜トランジスタアレイに係り、特に、薄膜トランジスタを使用したアクティブ・マトリクス方式の表示装置、なかでも液晶表示装置に関する。

【0002】

【従来の技術】アクティブ・マトリクス方式の液晶表示装置は、マトリクス状に配列された複数の画素電極のそ

れそれぞれに対応して非線形素子（スイッチング素子）を設けたものである。各画素における液晶は理論的には常時駆動（デューティ比 1.0）されているので、時分割駆動方式を採用している、いわゆる単純マトリクス方式と比べてアクティブ方式はコントラストが良く、特にカラー液晶表示装置では欠かせない技術となりつつある。スイッチング素子として代表的なものとしては薄膜トランジスタ（TFT）がある。

【0003】なお、薄膜トランジスタを使用したアクティブ・マトリクス方式の液晶表示装置は、例えば特開昭63-309921号公報や、「冗長構成を採用した12.5型アクティブ・マトリクス方式カラー液晶ディスプレイ」、日経エレクトロニクス、頁193～210、1986年12月15日、日経マグロウヒル社発行、で知られている。

【0004】このようなアクティブ・マトリクス方式の液晶表示装置を製造する際に生じる欠陥の一つとして、トランジスタ部のゲートドレイン短絡や配線部のゲート線ドレイン線短絡があり、このような欠陥は、面積になるに従ってその確率が著しく増え、線状の欠陥となって目につきやすくなるので、深刻である。このような線状の欠陥を救済する方法としてドレイン線又はゲート線の一方をそれらの交差部で並列に分岐させることが、例えば特開昭58-88985号公報、同61-249078号公報、実開昭61-181号公報で知られている。

【0005】

【発明が解決しようとする課題】本発明の一つの目的は、線欠陥や点欠陥を救済できる薄膜トランジスタアレイを提供することである。

【0006】本発明の他の目的は、レーザ修正による救済が簡単にできる薄膜トランジスタアレイを提供することである。

【0007】本発明の他の目的は、開口率の高い薄膜トランジスタアレイを提供することである。

【0008】本発明の更に他の目的は、信頼性の高い薄膜トランジスタアレイを提供することである。

【0009】

【課題を解決するための手段】本発明の一実施例によれば、ドレイン線にゲート線との交差部で共通のバス部分から並列に枝分かれする分岐バスを設け、上記共通のバス部分から枝分かれしてドレイン電極に接続される別の分岐配線を設けた薄膜トランジスタアレイ液晶表示装置が提供される。

【0010】

【作用】ドレイン線とゲート線の短絡による線欠陥は、該当する分岐バスを切断することにより救済され、その際、ドレイン電極につながる配線は分岐バスからでなく共通のバス部分から枝分かれしているため影響されず、点欠陥の副作用を未然に防止できる。

【0011】

【実施例】本発明、本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。

【0012】《アクティブ・マトリクス液晶表示装置》以下、アクティブ・マトリクス方式のカラー液晶表示装置にこの発明を適用した実施例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0013】《マトリクス部の概要》図2はこの発明が適用されるアクティブ・マトリクス方式カラー液晶表示装置の一面素とその周辺を示す平面図、図3は図2の3-3切断線における断面を示す図、図4は図2の4-4切断線における断面図である。

【0014】図2に示すように、各画素は隣接する2本の走査信号線（ゲート信号線または水平信号線）GLと、隣接する2本の映像信号線（ドレイン信号線または垂直信号線）DLとの交差領域内（4本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタTFT、透明画素電極ITO1および保持容量素子Caddを含む。走査信号線GLは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線DLは上下方向に延在し、左右方向に複数本配置されている。

【0015】図3に示すように、液晶層LCを基準にして下部透明ガラス基板SUB1側には薄膜トランジスタTFTおよび透明画素電極ITO1が形成され、上部透明ガラス基板SUB2側には遮光用ブラックマトリクスパターンBMが形成されている。透明ガラス基板SUB1、SUB2の両面にはディップ処理等によって形成された酸化シリコン膜SIOが設けられている。

【0016】上部透明ガラス基板SUB2の内側（液晶LC側）の表面には、遮光膜BM、保護膜PSV2、共通透明画素電極ITO2（COM）および上部配向膜ORI2が順次積層して設けられている。

【0017】《マトリクス周辺の概要》図5は上下のガラス基板SUB1、SUB2を含む表示パネルPNLのマトリクス（AR）周辺の要部平面を、図6はその周辺部を更に誇張した平面を、図7は図5及び図6のパネル左上角部に対応するシール部SL付近の拡大平面を示す図である。また、図8は図3の断面を中央にして、左側に図7の8a-8a切断線における断面を、右側に映像信号駆動回路が接続されるべき外部接続端子DTM付近の断面を示す図である。同様に図9は、左側に走査回路が接続されるべき外部接続端子GTM付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。

【0018】このパネルの製造では、小さいサイズであればスルーカット向上のため1枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化さ

れた大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。図5～図7は後者の例を示すもので、図5、図6の両図とも上下基板SUB1、SUB2の切断後を、図7は切断前を表しており、LNは両基板の切断前の縁を、CT1とCT2はそれぞれ基板SUB1、SUB2の切断すべき位置を示す。いずれの場合も、完成状態では外部接続端子群Tg、Td（添字略）が存在する（図で上下辺と左辺の）部分はそれらを露出するように上側基板SUB2の大きさが下側基板SUB1よりも内側に制限されている。端子群Tg、Tdはそれぞれ後述する走査回路接続用端子GTM、映像信号回路接続用端子DTMとそれらの引出配線部を集積回路チップCHIが搭載されたテープキャリアパッケージTCP（図18、図19）の単位に複数本まとめて名付けたものである。各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージTCPの配列ピッチ及び各パッケージTCPにおける接続端子ピッチに表示パネルPNLの端子DTM、GTMを合わせるためである。

【0019】透明ガラス基板SUB1、SUB2の間にはその縁に沿って、液晶封入口INJを除き、液晶LCを封止するようにシールパターンSLが形成される。シール材は例えばエポキシ樹脂から成る。上部透明ガラス基板SUB2側の共通透明画素電極ITO2は、少なくとも一箇所において、本実施例ではパネルの4角で銀ペースト材AGPによって下部透明ガラス基板SUB1側に形成されたその引出配線INTに接続されている。この引出配線INTは後述するゲート端子GTM、ドレイン端子DTMと同一製造工程で形成される。

【0020】配向膜ORI1、ORI2、透明画素電極ITO1、共通透明画素電極ITO2、それぞれの層は、シールパターンSLの内側に形成される。偏光板POL1、POL2はそれぞれ下部透明ガラス基板SUB1、上部透明ガラス基板SUB2の外側の表面に形成されている。液晶LCは液晶分子の向きを設定する下部配向膜ORI1と上部配向膜ORI2との間でシールパターンSLで仕切られた領域に封入されている。下部配向膜ORI1は下部透明ガラス基板SUB1側の保護膜PSV1の上部に形成される。

【0021】この液晶表示装置は、下部透明ガラス基板SUB1側、上部透明ガラス基板SUB2側で別個に種々の層を積み重ね、シールパターンSLを基板SUB2側に形成し、下部透明ガラス基板SUB1と上部透明ガラス基板SUB2とを重ね合わせ、シール材SLの開口部INJから液晶LCを注入し、注入口INJをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。

【0022】《実施例の特徴点》次に、図1及び図2を参照して実施例の特徴点、要点を説明するが、個々の具

体的な構成や他の部分との関連性等は《薄膜トランジスタTFT》以降の説明を参照されたい。なお、図2の一部を拡大し、線欠陥や点欠陥を救済するためにレーザービームにより切断する箇所A～Hを示したのが、図1である。

【0023】ドレイン線DLは、ゲート線GLと交差する部分で並列に枝分かれする部分DL1、DL2を有する。従って、もしデータライン分岐線DL1とゲートラインGLとが短絡した場合は、図のA及びCの箇所を切断すればデータラインDLとゲートラインGLとの短絡は解消され、交差部を挟んで上下のデータラインは他方の分岐線DL2を通じて電氣的接続が維持される。逆に、データライン分岐線DL2とゲートラインGLとが短絡した場合は、図のB及びDの箇所を切断すれば良く、同様に線欠陥が救済される。

【0024】薄膜トランジスタのドレイン電極SD2への配線DL3は、前述した公開公報に記載されているような並列分岐配線部DL1、DL2の一つから分岐するのではなく、その根本（共通バス部分）から分岐している。従って、線欠陥救済のため分岐線DL1、DL2を切断しても、ドレイン分岐線DL3は切断箇所A～C、B～Dの間から分岐せず根本（共通バスライン）から分岐しているので、前記従来技術のような点欠陥を招く副作用は未然に防止される。

【0025】薄膜トランジスタ部での欠陥は次のようにして救済される。

【0026】ソース、ドレイン電極SD1、SD2はトランジスタのチャンネル幅を決定する部分（半導体層AS上）では広い幅で形成され、画素電極ITO1、ドレイン分岐線SD3につながる部分L～Pは細い幅で形成され切断箇所E～Hの領域が形成される。ドレイン電極SD2とゲート電極GTが短絡した場合はE及び／又はFの箇所を切断して線欠陥を救済できる。ソース電極SD1とゲート電極GTが短絡した場合はG又はHの箇所を切断すれば点欠陥を救済できる。

【0027】データライン分岐線DL1、DL2及びソース、ドレイン電極への接続部L～Pは並行に配置されているので、図中ハッチで示したレーザー照射領域A～Hの長方形の方向を同一にしたり、更には図に示すようにその大きさまでも同一とすることが可能である。このようにレーザー照射領域の形状や大きさを同じようにできるレイアウトにすれば、レーザー修正装置のレーザー光通過スリットの形状の変更幅を小さくしたり、不要とすることができ、手動修正の場合は大幅な労力低減を、自動の場合はスループット向上をもたらす。

【0028】また、データライン分岐線DL1、DL2及びソース、ドレイン電極への接続部L～Pの並行部は図で左右一直線に位置する箇所があるので、前述した労力低減やスループット向上効果は更に大きくなる。

【0029】図1、2に示すように、データライン分岐

部DL1、DL2、薄膜トランジスタTFT1、TFT2及び付加容量Caddは横方向にはほぼ一直線に配列されているので、このような配置は開口率を高く維持でき、また、一画素や画素電極の形状もほぼ正方形にまとめることができるので特にモノクロ表示デバイスで効果的である。

【0030】データラインDLとゲートラインGLとの交差部に挿入されたi型半導体層AS1、AS2は両者間の短絡を防止する目的で設けられているが、それぞれをデータライン分岐部DL1、DL2ごとに分離して形成しているのは、半導体層に光があたるといわれる光導通現象が起き分岐部DL1、DL2間が半導体層により導通してしまうという不具合を未然に防止するためである。なお、この交差部には基板SUB2側からの光は遮光膜BMによって遮られるが、基板SUB1側からの光を遮る層は設けられていない。

【0031】i型半導体層AS1、AS2の形状を単純な矩形にしていないのは次の狙いがあるからである。例えば半導体層AS1は、その輪郭線がデータ線DLと重なる部分が上側で4直線分ある。従って、上方からのデータ線DLが半導体層AS1の段差を乗り越える方向は、上側、左側及び右側からの3方向となり、製造プロセス条件等により段差部におけるステップカバレッジの善し悪しに方向依存性がある場合、断線の確率を減らすことができる。

【0032】付加容量Cadd部に設けられた補助導電層d2、d3の構成及び役目については《保持容量素子Caddの構造》の節で後述する。

【0033】《薄膜トランジスタTFT》次に、図2、図3を中心に、TFT基板SUB1側の構成を詳しく説明する。

【0034】薄膜トランジスタTFTは、ゲート電極GTに正のバイアスを印加すると、ソースドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。

【0035】各画素には複数（2つ）の薄膜トランジスタTFT1、TFT2が冗長して設けられる。薄膜トランジスタTFT1、TFT2のそれぞれは、実質的に同一サイズ（チャネル長、チャネル幅が同じ）で構成され、ゲート電極GT、ゲート絶縁膜GI、i型（真性、intrinsic、導電型決定不純物がドーパされていない）非晶質シリコン（Si）からなるi型半導体層AS、一対のソース電極SD1、ドレイン電極SD2を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。

【0036】《ゲート電極GT》ゲート電極GTは走査

信号線GLの幅を広げた(ドレイン線DLとの交差部に比べ)部分で構成されている。ゲート電極GTは薄膜トランジスタTFT1、TFT2のそれぞれの能動領域を越えるよう突出している。薄膜トランジスタTFT1、TFT2のそれぞれのゲート電極GTは、一体に(共通のゲート電極として)構成されており、走査信号線GLと兼用されている。本例では、ゲート電極GTは、単層の第2導電膜g2で形成されている。第2導電膜g2としては例えばスパッタで形成されたアルミニウム(A1)膜が用いられ、その上にはA1の陽極酸化膜AOFが設けられている。

【0037】このゲート電極GTはi型半導体層ASを完全に覆うよう(下方からみて)それより大き目に形成され、i型半導体層ASに外光やバックライト光が当たらないよう工夫されている。

【0038】《走査信号線GL》走査信号線GLは第2導電膜g2で構成されている。この走査信号線GLの第2導電膜g2はゲート電極GTの第2導電膜g2と同一製造工程で形成され、かつ一体に構成されている。また、走査信号線GL上にもA1の陽極酸化膜AOFが設けられている。

【0039】《絶縁膜GI》絶縁膜GIは、薄膜トランジスタTFT1、TFT2において、ゲート電極GTと共に半導体層ASに電界を与えるためのゲート絶縁膜として使用される。絶縁膜GIはゲート電極GTおよび走査信号線GLの上層に形成されている。絶縁膜GIとしては例えばプラズマCVDで形成された窒化シリコン膜が選ばれ、1200~2700Åの厚さに(本実施例では、2000Å程度)形成される。ゲート絶縁膜GIは図7に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM、GTMを露出するよう除去されている。絶縁膜GIは走査信号線GLと映像信号線DLの電気的絶縁にも寄与している。

【0040】《i型半導体層AS》i型半導体層ASは、本例では薄膜トランジスタTFT1、TFT2のそれぞれに独立した島となるよう形成され、非晶質シリコンで、200~2200Åの厚さに(本実施例では、2000Å程度の膜厚)で形成される。層d0はオーミックコンタクト用のリン(P)をドーパしたN(+)型非晶質シリコン半導体層であり、下側にi型半導体層ASが存在し、上側に導電層d2(d3)が存在するところのみに残されている

i型半導体層は走査信号線GLと映像信号線DLとの交差部(クロスオーバー部)の両者間にも設けられている。この交差部のi型半導体層AS1、AS2は交差部における走査信号線GLと映像信号線DLとの短絡を低減する。

【0041】《透明画素電極ITO1》透明画素電極ITO1は液晶表示部の画素電極の一方を構成する。

【0042】透明画素電極ITO1は薄膜トランジスタ

TFT1のソース電極SD1および薄膜トランジスタTFT2のソース電極SD1の両方に接続されている。このため、薄膜トランジスタTFT1、TFT2のうちの1つに欠陥が発生しても、その欠陥が副作用をもたらす場合はレーザ光等によって適切な箇所(図1ではG、H)を切断し、そうでない場合は他方の薄膜トランジスタが正常に動作しているので放置すれば良い。透明画素電極ITO1は第1導電膜d1によって構成されており、この第1導電膜d1はスパッタリングで形成された透明導電膜(Indium-Tin-Oxide ITO:ネサ膜)からなり、1000~2000Åの厚さに(本実施例では、1400Å程度の膜厚)形成される。

【0043】《ソース電極SD1、ドレイン電極SD2》ソース電極SD1、ドレイン電極SD2のそれぞれは、N(+)型半導体層d0に接触する第2導電膜d2とその上に形成された第3導電膜d3とから構成されており、図1に示すように映像信号線DLに、そこから枝分かれしたドレイン分岐線DL3を介して接続されている。ドレイン分岐線DL3は少しふくらんだ部分Kがあるが、これは少しでも断線の確率を減らす狙いで設けられている。

【0044】第2導電膜d2はスパッタで形成したクロム(Cr)膜を用い、500~1000Åの厚さに(本実施例では、600Å程度)で形成される。Cr膜は膜厚を厚く形成するとストレスが大きくなるので、2000Å程度の膜厚を越えない範囲で形成する。Cr膜はN(+)型半導体層d0との接着性を良好にし、第3導電膜d3のA1がN(+)型半導体層d0に拡散することを防止する(いわゆるバリア層の)目的で使用される。第2導電膜d2として、Cr膜の他に高融点金属(Mo、Ti、Ta、W)膜、高融点金属シリサイド(MoS₂、TiSi₂、TaSi₂、WSi₂)膜を用いてもよい。

【0045】第3導電膜d3はA1のスパッタリングで3000~5000Åの厚さに(本実施例では、4000Å程度)形成される。A1膜はCr膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極SD1、ドレイン電極SD2および映像信号線DLの抵抗値を低減したり、ゲート電極GTやi型半導体層ASに起因する段差乗り越えを確実にする(ステップカバーレッジを良くする)働きがある。

【0046】第2導電膜d2、第3導電膜d3を同じマスクパターンでパターニングした後、同じマスクを用いて、あるいは第2導電膜d2、第3導電膜d3をマスクとして、N(+)型半導体層d0が除去される。つまり、i型半導体層AS上に残っていたN(+)型半導体層d0は第2導電膜d2、第3導電膜d3以外の部分がセルフアラインで除去される。このとき、N(+)型半導体層d0はその厚さ分は全て除去されるようエッチングされるので、i型半導体層ASも若干その表面部分がエッチン

グされるが、その程度はエッチング時間で制御すればよい。

【0047】《映像信号線DL》映像信号線DLはソース電極SD1、ドレイン電極SD2と同層の第2導電膜d2、第3導電膜d3で構成されている。映像信号線DLはゲート線GLとの交差部で並列に枝分かれし、分岐線DL1、DL2を形成している。

【0048】《保護膜PSV1》薄膜トランジスタTFTおよび透明画素電極ITO1上には保護膜PSV1が設けられている。保護膜PSV1は主に薄膜トランジスタTFTを湿気等から保護するために形成されており、透明性が高くしかも耐湿性の良いものを使用する。保護膜PSV1はたとえばプラズマCVD装置で形成した酸化シリコン膜や窒化シリコン膜で形成されており、1μm程度の膜厚で形成する。

【0049】保護膜PSV1は図7に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM、GTMを露出するよう除去され、また上基板側SUB2の共通電極COMを下側基板SUB1の外部接続端子接続用引出配線INTに銀ペーストAGPで接続する部分も除去されている。保護膜PSV1とゲート絶縁膜GIの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスgmを薄くされる。従って図7に示すように、保護効果の高い保護膜PSV1は周辺部もできるだけ広い範囲に亘って保護するようゲート絶縁膜GIよりも大きく形成されている。

【0050】《遮光膜BM》上部透明ガラス基板SUB2側には、外部光又はバックライト光がi型半導体層ASに入射しないよう遮光膜BMが設けられている。図2に示す遮光膜BMの閉じた多角形の輪郭線は、その内側が遮光膜BMが形成されない開口を示している。遮光膜BMは光に対する遮蔽性が高いたとえばアルミニウム膜やクロム膜等で形成されており、本実施例ではクロム膜がスパッタリングで1300Å程度の厚さに形成される。

【0051】従って、薄膜トランジスタTFT1、TFT2のi型半導体層ASは上下にある遮光膜BMおよび大き目のゲート電極GTによってサンドイッチにされ、外部の自然光やバックライト光が当たらなくなる。遮光膜BMは各画素の周囲に格子状に形成され（いわゆるブラックマトリクス）、この格子で1画素の有効表示領域が仕切られている。従って、各画素の輪郭が遮光膜BMによってはっきりとし、コントラストが向上する。つまり、遮光膜BMはi型半導体層ASに対する遮光とブラックマトリクスとの2つの機能をもつ。

【0052】透明画素電極ITO1のラビング方向の根本側のエッジ部分（図2右下部分）も遮光膜BMによって遮光されているので、上記部分にドメインが発生したとしても、ドメインが見えないので、表示特性が劣化す

ることはない。

【0053】遮光膜BMは図6に示すように周辺部にも額縁状に形成され、そのパターンはドット状に複数の開口を設けた図2に示すマトリクス部のパターンと連続して形成されている。周辺部の遮光膜BMは図6～図9に示すように、シール部SLの外側に延長され、パソコン等の実装機に起因する反射光等の漏れ光がマトリクス部に入り込むのを防いでいる。他方、この遮光膜BMは基板SUB2の縁よりも約0.3～1.0mm程内側に留められ、基板SUB2の切断領域を避けて形成されている。

【0054】《保護膜PSV2》保護膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成されている。

【0055】《共通透明画素電極ITO2》共通透明画素電極ITO2は、下部透明ガラス基板SUB1側に画素ごとに設けられた透明画素電極ITO1に対向し、液晶LCの光学的な状態は各画素電極ITO1と共通透明画素電極ITO2との間の電位差（電界）に応答して変化する。この共通透明画素電極ITO2にはコモン電圧Vcomが印加されるように構成されている。本実施例では、コモン電圧Vcomは映像信号線DLに印加される最小レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdmaxとの中間直流電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。なお、共通透明画素電極ITO2の平面形状は図6、図7を参照されたい。

【0056】《保持容量素子Caddの構造》透明画素電極ITO1は、薄膜トランジスタTFTと接続される端部と反対側の端部において、隣りの走査信号線GLと重なるように形成されている。この重ね合わせは、図4からも明らかなように、透明画素電極ITO1を一方の電極PL2とし、隣りの走査信号線GLを他方の電極PL1とする保持容量素子（静電容量素子）Caddを構成する。この保持容量素子Caddの誘電体膜は、薄膜トランジスタTFTのゲート絶縁膜として使用される絶縁膜GIおよび陽極酸化膜AOFで構成されている。

【0057】保持容量素子Caddは走査信号線GLの第2導電膜g2の幅を広げた部分に形成されている。なお、映像信号線DLと交差する部分の第2導電膜g2は映像信号線DLとの短絡の確率を小さくするため細くされている。

【0058】保持容量素子Caddの電極PL1の段差部において透明画素電極ITO1が断線しても、その段差をまたがるように形成された第2導電膜d2および第3導電膜d3で構成された島領域によってその不良は補償される。また、その段差部は図2に示すように上記島領域で完全に覆われている。これはCr導電膜d2およびAl導電膜d3のエッチング時間が長過ぎたりしたとき

に、A1導電膜d3と透明画素電極ITO1の間で電池反応が起こり透明画素電極ITO1が溶けるという不良を防止するためである。

【0059】《ゲート端子部》図10は表示マトリクス走査信号線GLからその外部接続端子GTMまでの接続構造を示す図であり、(A)は平面であり(B)は(A)のB-B切断線における断面を示している。なお、同図は図7下方付近に対応し、斜め配線の部分は便宜上一直線状で表した。

【0060】AOは写真処理用のマスクパターン、言い換えば選択的陽極酸化のホトレジストパターンである。従って、このホトレジストは陽極酸化後除去され、図に示すパターンAOは完成品としては残らないが、ゲート配線GLには断面図に示すように酸化膜AOFが選択的に形成されるのでその軌跡が残る。平面図において、ホトレジストの境界線AOを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。陽極酸化されたAL層g2は表面にその酸化物 Al_2O_3 膜AOFが形成され下方の導電部は体積が減少する。勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定して行われる。マスクパターンAOは走査線GLに単一の直線では交差せず、クランク状に折れ曲がって交差させている。

【0061】図中AL層g2は、判り易くするためハッチを施してあるが、陽極化成されない領域は櫛状にパターンニングされている。これは、A1層の幅が広いと表面にホイスカが発生するので、1本1本の幅は狭くし、それらを複数本並列に束ねた構成とすることにより、ホイスカの発生を防ぎつつ、断線の確率や導電率の犠牲を最低限に押さえる狙いである。従って、本例では櫛の根本に相当する部分もマスクAOに沿ってずらしている。

【0062】ゲート端子GTMは酸化珪素SIO層と接着性が良くA1等よりも耐電触性の高いCr層g1と、更にその表面を保護し画素電極ITO1と同レベル(同層、同時形成)の透明導電層d1とで構成されている。なお、ゲート絶縁膜GI上及びその側面部に形成された導電層d2及びd3は、導電層d3やd2のエッチング時ピンホール等が原因で導電層g2やg1と一緒にエッチングされないようその領域をホトレジストで覆っていた結果として残っているものである。又、ゲート絶縁膜GIを乗り越えて右方向に延長されたITO層d1は同様な対策を更に万全とさせたものである。

【0063】平面図において、ゲート絶縁膜GIはその境界線よりも右側に、保護膜PSV1もその境界線よりも右側に形成されており、左端に位置する端子部GTMはそれらから露出し外部回路との電氣的接触ができるようになっている。図では、ゲート線GLとゲート端子の一つの対のみが示されているが、実際はこのような対が図7に示すように上下に複数本並べられ端子群Tg(図

6、図7)が構成され、ゲート端子の左端は、製造過程では、基板の切断領域CT1を越えて延長され配線SHgによって短絡される。製造過程におけるこのような短絡線SHgは陽極化成時の給電と、配向膜ORI1のラビング時等の静電破壊防止に役立つ。

【0064】《ドレイン端子DTM》図11は映像信号線DLからその外部接続端子DTMまでの接続を示す図であり、(A)はその平面を示し、(B)は(A)のB-B切断線における断面を示す。なお、同図は図7右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板SUB1の上端部(又は下端部)に該当する。

【0065】TSTdは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるように配線部より幅が広げられている。同様に、ドレイン端子DTMも外部回路との接続ができるよう配線部より幅が広げられている。検査端子TSTdと外部接続ドレイン端子DTMは上下方向に千鳥状に複数交互に配列され、検査端子TSTdは図に示すとおり基板SUB1の端部に到達することなく終端しているが、ドレイン端子DTMは、図7に示すように端子群Td(添字省略)を構成し基板SUB1の切断線CT1を越えて更に延長され、製造過程では静電破壊防止のためその全てが互いに配線SHdによって短絡される。検査端子TSTdが存在する映像信号線DLのマトリクスを挟んで反対側にはドレイン接続端子が接続され、逆にドレイン接続端子DTMが存在する映像信号線DLのマトリクスを挟んで反対側には検査端子が接続される。

【0066】ドレイン接続端子DTMは前述したゲート端子GTMと同様な理由でCr層g1及びITO層d1の2層で形成されており、ゲート絶縁膜GIを除去した部分で映像信号線DLと接続されている。ゲート絶縁膜GIの端部上に形成された半導体層ASはゲート絶縁膜GIの縁をテーパ状にエッチングするためのものである。端子DTM上では外部回路との接続を行うため保護膜PSV1は勿論のこと取り除かれている。AOは前述した陽極酸化マスクでありその境界線はマトリクス全体を大きく囲むように形成され、図ではその境界線から左側がマスクで覆われるが、この図で覆われない部分には層g2が存在しないのでこのパターンは直接は関係しない。

【0067】マトリクス部からドレイン端子部DTMまでの引出配線は図8の(C)部にも示されるように、ドレイン端子部DTMと同じレベルの層d1、g1のすぐ上に映像信号線DLと同じレベルの層d2、d3がシールパターンSLの途中まで積層された構造になっているが、これは断線の確率を最小限に押さえ、電触し易いA1層d3を保護膜PSV1やシールパターンSLでできるだけ保護する狙いである。

【0068】《表示装置全体等価回路》表示マトリクス部の等価回路とその周辺回路の結線図を図12に示す。

同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。ARは複数の画素を二次元状に配列したマトリクス・アレイである。

【0069】図中、Xは映像信号線DLを意味する。Yは走査信号線GLを意味し、添字1, 2, 3, ..., endは走査タイミングの順序に従って付加されている。

【0070】映像信号線X(添字省略)は交互に上側(または奇数)映像信号駆動回路He、下側(または偶数)映像信号駆動回路Hoに接続されている。

【0071】走査信号線Y(添字省略)は垂直走査回路Vに接続されている。

【0072】SUPは1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト(上位演算処理装置)からのCRT(陰極線管)用の情報をTFT液晶表示装置用の情報に交換する回路を含む回路である。

【0073】《保持容量素子Caddの働き》保持容量素子Caddは、薄膜トランジスタTFTがスイッチングするとき、中点電位(画素電極電位)Vlcに対するゲート電位変化 ΔVg の影響を低減するように働く。この様子を式で表すと、次のようになる。

【0074】

$$\Delta Vlc = \{Cgs / (Cgs + Cadd + Cpix)\} \times \Delta Vg$$

ここで、Cgsは薄膜トランジスタTFTのゲート電極GTとソース電極SD1との間に形成される寄生容量、Cpixは透明画素電極ITO1(PIX)と共通透明画素電極ITO2(COM)との間に形成される容量、 ΔVlc は ΔVg による画素電極電位の変化分を表わす。この変化分 ΔVlc は液晶LCに加わる直流成分の原因となるが、保持容量Caddを大きくすればする程、その値を小さくすることができる。また、保持容量素子Caddは放電時間を長くする作用もあり、薄膜トランジスタTFTがオフした後の映像情報を長く蓄積する。液晶LCに印加される直流成分の低減は、液晶LCの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。

【0075】前述したように、ゲート電極GTはi型半導体層ASを完全に覆うよう大きくされている分、ソース電極SD1、ドレイン電極SD2とのオーバーラップ面積が増え、従って寄生容量Cgsが大きくなり、中点電位Vlcはゲート(走査)信号Vgの影響を受け易くなるという逆効果が生じる。しかし、保持容量素子Caddを設けることによりこのデメリットも解消することができる。

【0076】保持容量素子Caddの保持容量は、画素の書込特性から、液晶容量Cpixに対して4~8倍($4 \cdot Cpix < Cadd < 8 \cdot Cpix$)、寄生容量Cgsに対して8~32倍($8 \cdot Cgs < Cadd < 32 \cdot Cgs$)程度の値に設定する。

【0077】保持容量電極線としてのみ使用される初段

の走査信号線GL(Y0)は共通透明画素電極ITO2(Vcom)と同じ電位にする。図7の例では、初段の走査信号線は端子GT0、引出線INT、端子DT0及び外部配線を通じて共通電極COMに短絡される。或いは、初段の保持容量電極線Y0は最終段の走査信号線Yendに接続、Vcom以外の直流電位点(交流接地点)に接続するかまたは垂直走査回路Vから1つ余分に走査パルスY0を受けるように接続してもよい。

【0078】《製造方法》つぎに、上述した液晶表示装置の基板SUB1側の製造方法について図13~図15を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図3に示す画素部分、右側は図10に示すゲート端子付近の断面形状でみた加工の流れを示す。工程Dを除き工程A~工程Iは各写真処理に対応して分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトリジストを除去した段階を示している。なお、写真処理とは本説明ではフォトリジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下分けした工程に従って、説明する。

【0079】工程A、図13

7059ガラス(商品名)からなる下部透明ガラス基板SUB1の両面に酸化シリコン膜SIOをディップ処理により設けたのち、500℃、60分間のベークを行なう。下部透明ガラス基板SUB1上に膜厚が1100Åのクロムからなる第1導電膜g1をスパッタリングにより設け、写真処理後、エッチング液として硝酸第2セリウムアンモニウム溶液で第1導電膜g1を選択的にエッチングする。それによって、ゲート端子GTM、ドレイン端子DTM、ゲート端子GTMを接続する陽極酸化バスラインSHg、ドレイン端子DTMを短絡するバスラインSHd、陽極酸化バスラインSHgに接続された陽極酸化パッド(図示せず)を形成する。

【0080】工程B、図13

膜厚が2800ÅのAl-Pd、Al-Si、Al-Si-Ti、Al-Si-Cu等からなる第2導電膜g2をスパッタリングにより設ける。写真処理後、リン酸と硝酸と氷酢酸との混酸液で第2導電膜g2を選択的にエッチングする。

【0081】工程C、図13

写真処理後(前述した陽極酸化マスクAO形成後)、3%酒石酸をアンモニアによりPH6.25±0.05に調整した溶液をエチレングリコール液で1:9に希釈した液からなる陽極酸化液中に基板SUB1を浸漬し、化成電流密度が0.5mA/cm²になるように調整する(定電流化成)。次に所定のAl₂O₃膜厚が得られるのに必要な化成電圧125Vに達するまで陽極酸化を行う。その後この状態で数10分保持することが望ましい(定電圧化成)。これは均一なAl₂O₃膜を得る上で大事なこ

とである。それによって、導電膜g2を陽極酸化され、走査信号線GL、ゲート電極GTおよび電極PL1上に膜厚が1800Åの陽極酸化膜AOFが形成される

工程D、図14

プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が2000Åの窒化Si膜を設け、プラズマCVD装置にシランガス、水素ガスを導入して、膜厚が2000Åのi型非晶質Si膜を設けたのち、プラズマCVD装置に水素ガス、ホスフィンガスを導入して、膜厚が300ÅのN(+)型非晶質Si膜を設ける。

【0082】工程E、図14

写真処理後、ドライエッチングガスとしてSF₆、CCl₄を使用してN(+)型非晶質Si膜、i型非晶質Si膜を選択的にエッチングすることにより、i型半導体層ASの島を形成する。

【0083】工程F、図14

写真処理後、ドライエッチングガスとしてSF₆を使用して、窒化Si膜を選択的にエッチングする。

【0084】工程G、図15

膜厚が1400ÅのITO膜からなる第1導電膜d1をスパッタリングにより設ける。写真処理後、エッチング液として塩酸と硝酸との混酸液で第1導電膜d1を選択的にエッチングすることにより、ゲート端子GTM、ドレイン端子DTMの最上層および透明画素電極ITO1を形成する。

【0085】工程H、図15

膜厚が600ÅのCrからなる第2導電膜d2をスパッタリングにより設け、さらに膜厚が4000ÅのAl-Pd、Al-Si、Al-Si-Ti、Al-Si-Cu等からなる第3導電膜d3をスパッタリングにより設ける。写真処理後、第3導電膜d3を工程Bと同様な液でエッチングし、第2導電膜d2を工程Aと同様な液でエッチングし、映像信号線DL、ソース電極SD1、ドレイン電極SD2を形成する。つぎに、ドライエッチング装置にCCl₄、SF₆を導入して、N(+)型非晶質Si膜をエッチングすることにより、ソースとドレイン間のN(+)型半導体層d0を選択的に除去する。

【0086】工程I、図15

プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が1μmの窒化Si膜を設ける。写真処理後、ドライエッチングガスとしてSF₆を使用した写真蝕刻技術で窒化Si膜を選択的にエッチングすることによって、保護膜PSV1を形成する。

【0087】《液晶表示モジュールの全体構成》図16は、液晶表示モジュールMDLの各構成部品を示す分解斜視図である。

【0088】SHDは金属板から成る枠状のシールドケース(メタルフレーム)、LCWはその表示窓、PNLは液晶表示パネル、SPBは光拡散板、MFRは中間フレ

ーム、BLはバックライト、BLSはバックライト支持体、LCAは下側ケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールMDLが組み立てられる。

【0089】モジュールMDLは、シールドケースSHDに設けられた爪CLとフックFKによって全体が固定されるようになっている。

【0090】中間フレームMFRは表示窓LCWに対応する開口が設けられるように枠状に形成され、その枠部分には拡散板SPB、バックライト支持体BLS並びに各種回路部品の形状や厚みに応じた凹凸や、放熱用の開口が設けられている。

【0091】下側ケースLCAはバックライト光の反射体も兼ねており、効率のよい反射ができるよう、蛍光管BLに対応して反射山RMが形成されている。

【0092】《表示パネルPNLと駆動回路基板PCB1》図17は、図5等にした表示パネルPNLに映像信号駆動回路He、Hoと垂直走査回路Vを接続した状態を示す上面図である。

【0093】CHIは表示パネルPNLを駆動させる駆動ICチップ(下側の3個は垂直走査回路側の駆動ICチップ、左右の6個ずつは映像信号駆動回路側の駆動ICチップ)である。TCPは図18、図19で後述するように駆動用ICチップCHIがテープ・オートメーテッド・ボンディング法(TAB)により実装されたテープキャリアパッケージ、PCB1は上記TCPやコンデンサCDS等が実装された駆動回路基板で、3つに分割されている。FGPはフレームグランドパッドであり、シールドケースSHDに切り込んで設けられたバネ状の破片FGが半田付けされる。FCは下側の駆動回路基板PCB1と左側の駆動回路基板PCB1、および下側の駆動回路基板PCB1と右側の駆動回路基板PCB1とを電気的に接続するフラットケーブルである。フラットケーブルFCとしては図に示すように、複数のリード線(りん青銅の素材にSn鍍金を施したもの)をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持したものを使用する。

【0094】《TCPの接続構造》図18は走査信号駆動回路Vや映像信号駆動回路He、Hoを構成する、集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアパッケージTCPの断面構造を示す図であり、図19はそれを液晶表示パネルの、本例では映像信号回路用端子DTMに接続した状態を示す要部断面図である。

【0095】同図において、TTBは集積回路CHIの入力端子・配線部であり、TTMは集積回路CHIの出力端子・配線部であり、例えばCuから成り、それぞれの内側の先端部(通称インナーリード)には集積回路CHIのボンディングパッドPADがいわゆるフェースダウンボンディング法により接続される。端子TTB、T

TMの外側の先端部(通称アウターリード)はそれぞれ半導体集積回路チップCHIの入力及び出力に対応し、半田付け等によりCRT/TFT変換回路・電源回路SUPに、異方性導電膜ACFによって液晶表示パネルPNLに接続される。パッケージTCPは、その先端部がパネルPNL側の接続端子DTMを露出した保護膜PSV1を覆うようにパネルに接続されており、従って、外部接続端子DTM(GTM)は保護膜PSV1かパッケージTCPの少なくとも一方で覆われるので電触に対して強くなる。

【0096】BF1はポリイミド等からなるベースフィルムであり、SRSは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。シールパターンSLの外側の上下ガラス基板の間は洗浄後エポキシ樹脂EPX等により保護され、パッケージTCPと上側基板SUB2の間には更にシリコン樹脂SILが充填され保護が多重化されている。

【0097】《駆動回路基板PCB2》中間フレームMFRに保持・収納される液晶表示部LCDの駆動回路基板PCB2は、図31に示すように、L字形をしており、IC、コンデンサ、抵抗等の電子部品が搭載されている。この駆動回路基板PCB2には、1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト(上位演算処理装置)からのCRT(陰極線管)用の情報をTFT液晶表示装置用の情報に変換する回路を含む回路SUPが搭載されている。CJは外部と接続される図示しないコネクタが接続されるコネクタ接続部である。駆動回路基板PCB2とインバータ回路基板PCB3とはバックライトケーブルにより中間フレームMFRに設けたコネクタ穴を介して電氣的に接続される。

【0098】駆動回路基板PCB1と駆動回路基板PCB2とは折り曲げ可能なフラットケーブルFCにより電氣的に接続されている。組立て時、駆動回路基板PCB2は、フラットケーブルFCを180°折り曲げることで、より駆動回路基板PCB1の裏側に重ねられ、中間フレームMFRの所定の凹部に嵌合される以上、本発明を実施例に沿って説明したが本発明はこれらに限定されるものではなく、例えば、本発明は薄膜トランジスタを使用したエレクトロルミネセント表示装置にも適用できる。

【0099】また、実施例ではドレイン線をゲート線との交差部で分岐させたが、同様な考え方でゲート線をドレイン線との交差部で並列に分岐させ、ゲート電極への配線をバス共通部分から分岐させるようにしてもよい。更には、並列分岐数は2つに限らず3つ以上でもよい。

【0100】

【発明の効果】本発明の一実施例によれば、ドレイン線をゲート線との交差部で並列に分岐させ、ドレイン電極への配線をバス共通部分から分岐させているので、線欠陥を救済でき、そのために点欠陥が生じるという副作用

も未然に防止できる。

【図面の簡単な説明】

【図1】本発明の一実施例を示す平面図である。

【図2】この発明が適用されるアクティブ・マトリックス方式のカラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

【図3】図2の3-3切断線における1画素とその周辺を示す断面図である。

【図4】図2の4-4切断線における付加容量Caddの断面図である。

【図5】表示パネルのマトリクス周辺部の構成を説明するための平面図である。

【図6】図5の周辺部をやや誇張し更に具体的に説明するためのパネル平面図である。

【図7】上下基板の電氣的接続部を含む表示パネルの角部の拡大平面図である。

【図8】マトリクスの画素部を中央に、両側にパネル角付近と映像信号端子部付近を示す断面図である。

【図9】左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。

【図10】ゲート端子GTMとゲート配線GLの接続部近辺を示す平面と断面の図である。

【図11】ドレイン端子DTMと映像信号線DLとの接続部付近を示す平面と断面の図である。

【図12】アクティブ・マトリックス方式のカラー液晶表示装置のマトリクス部とその周辺を含む回路図である。

【図13】基板SUB1側の工程A~Cの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図14】基板SUB1側の工程D~Fの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図15】基板SUB1側の工程G~Iの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図16】液晶表示モジュールの分解斜視図である。

【図17】液晶表示パネルに周辺の駆動回路を実装した状態を示す上面図である。

【図18】駆動回路を構成する集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアパッケージTCPの断面構造を示す図である。

【図19】テープキャリアパッケージTCPを液晶表示パネルPNLの映像信号回路用端子DTMに接続した状態を示す要部断面図である。

【図20】周辺駆動回路基板PCB1(上面が見える)と電源回路回路基板PCB2(下面が見える)との接続状態を示す上面図である。

【符号の説明】


SUB…透明ガラス基板、GL…走査信号線、DL…映

19

像信号線、GI…絶縁膜、GT…ゲート電極、AS…i
型半導体層、SD…ソース電極またはドレイン電極、P
SV…保護膜、BM…遮光膜、LC…液晶、TFT…薄
膜トランジスタ、ITO…透明画素電極、g, d…導電
膜、Cadd…保持容量素子、AOF…陽極酸化膜、AO
…陽極酸化マスク、GTM…ゲート端子、DTM…ドレ


【図1】

図1



【図3】

図3




20

イン端子、SHD…シールドケース、PNL…液晶表示
パネル、SPB…光拡散板、MFR…中間フレーム、B
L…バックライト、BLS…バックライト支持体、LC
A…下側ケース、RM…バックライト光反射山、(以上
添字省略)。


【図2】

図2




【図4】


図4




【図5】



【図6】




【図7】




【図8】

図8




【図18】

図18




【図9】




【図10】

図10




【図11】




【図12】

図 12




【図13】

図13




【図14】

図14




【図15】


図15




【図16】




【図17】



【図19】



【図20】



フロントページの続き

(72)発明者 佐藤 幸宏
千葉県茂原市早野3300番地 株式会社日立
製作所茂原工場内

(72)発明者 大和田 淳一
千葉県茂原市早野3300番地 株式会社日立
製作所茂原工場内

(72)発明者 近藤 裕則
千葉県茂原市早野3300番地 株式会社日立
製作所茂原工場内

(72)発明者 月井 教男
千葉県茂原市早野3300番地 株式会社日立
製作所茂原工場内